

$\text{ALSU}^4$  est la composition (ou l'aggrégation) de 4 instances de type  $\text{ALU}^1$ .

1. Chaque  $\text{ALSU}_n^1$  s'occupe d'un bit n° n de la sortie S. Elles effectuent toutes la même opération, donc leur commande commune K est la même.

Il faut bien sûr spécifier chaque  $\text{ALSU}_n^1$ ; pour cela, voyons ce que vaut la sortie  $S_n$  pour chaque opération:

K	Opération	$S_n$
00	PASS B	$B_n$
01	SHIFT RIGHT A	$A_{n+1}$
11	ADD	$A_n \oplus B_n \oplus C_{n-1}$
10	NAND	$A_n \cdot B_n$

$$\left\{ \begin{array}{l} \oplus = \text{addition} \\ \cdot = \text{et} \end{array} \right.$$

On voit bien que, pour  $K = 11$ ,  $\text{ALSU}^4$  est un ADD<sup>4</sup>, donc chaque  $\text{ALSU}_n^1$  se comporte comme un additionneur à 1 bit ADD<sup>1</sup>, qui a une entrée de retenue I<sub>n</sub> et une sortie de retenue C<sub>n</sub>. Bien sûr, I<sub>n</sub> = C<sub>n-1</sub>.

On complète donc les schémas en ajoutant ces entrées et sorties, ainsi que leurs connexions. (en pointillés ici).

De même, pour K = 01, la sortie S<sub>n</sub> = A<sub>n+1</sub>.

Or chaque tranche n° n a accès qu'à A<sub>n</sub>.

Il faut donc bien ajouter une entrée F<sub>n</sub> qui recevra A<sub>n+1</sub> pour la tranche n° n. En = A<sub>n+1</sub>

Et aussi, on ajoute l'entrée et ses connexions sur les schémas (pointillés).

On peut maintenant spécifier rigoureusement la fonction ALU<sup>1</sup>: il a deux sorties S et C qui sont spécifiées séparément par une expression algébrique en fonction des entrées de données ABIF

K	S	C
00	B	X
01	F	X
11	$A \oplus B \oplus I$	$AB + AI + BI$
10	$A \cdot B$	X

pour chaque commande K<sub>1</sub>K<sub>0</sub>  
 \* = OU exclusif (XOR)  
 X = pas défini  
 + = OU (OR)

VV en cours

VV en cours

On note que C n'est pas utilisée pour K ≠ 11, donc sa valeur n'est pas spécifiée: on la prendra à 0 ou 1 pour simplifier la logique ensuite.

Si l'on veut établir la table de Karnaugh directement, on a 4 lignes et  $2^4 = 16$  colonnes, soit au moins  $8 \times 8$  cases, ce qui est beaucoup.

On va donc simplifier en décomposant l'ALU<sup>1</sup> en deux couches:


- { ALU<sup>1</sup> qui effectue des opérations purement arithmétiques et logiques et fournit un résultat R
- SHIFT<sup>1</sup> qui effectue le décalage quand nécessaire.
- \* ALU<sup>1</sup> reçoit A, B et I et fournit R et C.
- \* SHIFT<sup>1</sup> reçoit le bit E et R et fournit S, mais n'a que faire de I.

Décomposition du tableau; en montrant d'abord R puis S:

K	R	C	S
00	B	X	R (donc B)
01	A	X	F
11	$A \oplus B \oplus I$	$AB + AI + BI$	R (donc $A \oplus B \oplus I$ )
10	$A \cdot B$	X	R (donc $A \cdot B$ )

→ En principe,  $E_n = A_{n+1}$ , mais si l'on veut respecter le principe des couches, E ne doit dépendre que de R, sortie de la couche du dessus.

Donc  $F_n = R_{n+1}$  et  $R_{n+1} = A_{n+1}$  quand K=0



ALU<sup>1</sup> et SHIFT<sup>1</sup>  
 reçoivent chacun K  
 pour savoir quelle  
 opération effectuer.

On note que l'on aurait pu décomposer l'opérateur  $ALSU^4$  d'abord en couches (comme dans la feuille de TD) :




Table de Karnaugh de  $R(A, B, I, K_1, K_0)$ 

$K_1 \backslash K_0$	A BI	000	001	011	010	110	111	101	100
00	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0
01	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0
11	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0
10	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0

Polynôme booléen minimal:


$$\begin{aligned}
 R = & \underbrace{\bar{K}_1 \bar{K}_0 B}_{①} + \underbrace{\bar{K}_1 K_0 A}_{②} + \underbrace{K_1 \bar{K}_0 \bar{A}}_{③} + \underbrace{K_1 K_0 \bar{B}}_{④} + \\
 & + \underbrace{K_1 \bar{A} \bar{B} I}_{⑤} + \underbrace{K_1 \bar{A} B \bar{I}}_{⑥} + \underbrace{K_0 A B I}_{⑦} + \underbrace{K_1 A \bar{B} \bar{I}}_{⑧}
 \end{aligned}$$

On a 8 monômes en et.

Si où  $C$  n'est pas défini, on va lui donner la même valeur que si où il l'est, donc:

$$C = AB + AI + IB \quad 3 \text{ monômes en et.}$$

Réseau logique avec des NANDS (voir synthèse suivant)




Note: En réalité, l'ALU est souvent synthétisée directement avec des transistors, comme une porte complexe.

De plus, des mises en facteurs de termes communs à toutes les tranches (et calculés une seule fois) seront effectuées.  
 $(\bar{K}_1 \bar{K}_0, \bar{K}_1 K_0, K_1 \bar{K}_0)$  cf. ci-après.

SHIFT'

Table de Karnaugh  $S(E, R, K_1, K_0)$ 

$\cancel{F}$	00	01	11	10
$K_1 \backslash K_0$	00	0	1	1
00	0	0	1	0
01	0	0	1	1
11	0	1	1	0
10	0	1	1	0

Polyôme booléen minimal:


$$S = \overline{K_0}R + K_1R + \overline{K_1}K_0F$$

Synthèse avec un MUX: On note que :  $S = (\overline{K_0} + K_1) \cdot R + \overline{K_1}K_0 \cdot F$  (mise en facteurs)

$$= \overline{K_0}\overline{K_1} \cdot R + K_0\overline{K_1} \cdot F \quad (\text{Morgan})$$

$$= \sigma \cdot R + \sigma \cdot F \quad (\text{avec } \sigma = K_0 \cdot \overline{K_1})$$

On peut donc synthétiser  $S$  avec un multiplexeur MUX à 2 voies de 1 bit vers une voie de 1 bit.  
d'entrée n°0  $R$  et n°1  $F$ , et de sélection  $\sigma$ .



En réalité, sur un SHIFT' on mettrait en commun  $\sigma$  et utiliserait un MUX par tranche.

Le MUX est tisé à réaliser en CMOS, et l'on synthétise donc les shifters avec des MUX comme ci-dessus.

### Synthèse avec des NORs du décalage

Il suffit de faire la table de Karnaugh de  $\overline{S}(E, R, K_1, K_0)$  soit encore de chercher les rectangles entourant des  $\phi$ .

On obtient :  $\overline{S} = \overline{F} \cdot \overline{R} + \overline{K_1}K_0 \cdot \overline{F} + K_1 \cdot \overline{R} + \overline{K_1} \cdot K_0 \cdot \overline{R}$

$$S = \overline{\overline{S}} = \overline{\overline{\overline{F} \cdot \overline{R}} + \dots} = \overline{\overline{F} + R} + \dots = \\ (F + R) + (K_1 + K_0 + F) + (\overline{K_1} + R) + (K_1 + K_0 + R)$$

Réduction du polynôme complémentaire pour l'ALU

Nous avons tenté d'écrire un polynôme booléen de  $\bar{R}$ .

Mais il se peut qu'en fait le polynôme booléen de  $\bar{R}$  soit plus simple. On va donc considérer les 0 comme des 1 et vice-versa:

$K_1 K_0$	000	001	011	010	110	111	101	100
$A B I$	0	0	1	1	1	1	0	0
00	0	0	1	1	1	1	0	0
01	0	0	0	0	1	1	1	1
11	0	1	0	0	0	1	0	1
10	1	1	1	1	0	0	1	1

$$\begin{aligned} \bar{R} = & \underbrace{\bar{K}_1 \cdot \bar{K}_0 \cdot \bar{B}}_{(1)} + \underbrace{\bar{K}_1 \cdot K_0 \cdot \bar{A}}_{(2)} + \underbrace{K_1 \cdot \bar{K}_0 \cdot A \cdot B}_{(3)} \\ & + \underbrace{K_0 \cdot \bar{A} \cdot B \cdot I}_{(4)} + \underbrace{K_0 \cdot \bar{A} \cdot B \cdot I}_{(5)} + \underbrace{K_1 \cdot A \cdot B \cdot I}_{(6)} + \underbrace{K_1 \cdot K_0 \cdot A \cdot B \cdot I}_{(7)} \end{aligned}$$

On a un monôme de moins, et la complexité tombe à 34 au lieu de 36.

Synthèse avec des NORs

On pourrait constituer un réseau de NANDs comme avant, et faire suivre le tout d'une porte NOT.

On peut aussi utiliser les lois de Morgan pour mettre ce polynôme sous forme d'un réseau de NORs :

$$\begin{aligned} R = \bar{R} &= \overline{\bar{K}_1 \cdot \bar{K}_0 \cdot \bar{B}} + \overline{K_1 \cdot K_0 \cdot \bar{A}} + \dots \\ &= \text{NOR}(\bar{K}_1, \bar{K}_0, \bar{B}; \bar{K}, \bar{K}_0, \bar{A}, \dots) \\ &= \text{NOR}(\overline{\bar{K}_1 + \bar{K}_0 + \bar{B}}, \overline{\bar{K} + \bar{K}_0 + \bar{A}}, \dots) \quad (\text{Morgan}) \\ &= \text{NOR}(\overline{K_1 + K_0 + B}, \overline{K + K_0 + A}, \dots) \\ &= \text{NOR}(\text{NOR}(K_1, K_0, B), \text{NOR}(K, K_0, A), \dots) \end{aligned}$$

Synthèse directe avec des transistors

On dispose d'un polynôme booléen  $\bar{R}$ . Simplifions-le en 2 étapes:

1/ Mettons en facteur les termes commun à toutes les tranches  
(fonctions de  $K_1$  et  $K_0$ ):

$$\begin{aligned}\bar{R} = & \underbrace{(K_1 \cdot K_0)}_{B} \cdot \bar{B} + \underbrace{(K_1 \cdot K_0)}_{\alpha} \cdot \bar{A} + \underbrace{(K_1 \cdot K_0)}_{\beta} \cdot A \cdot B \\ & + (K_0) \cdot \bar{A} \cdot \bar{B} \cdot I + K_0 \cdot \bar{A} \cdot B \cdot I + K_1 \cdot A \cdot B \cdot I + \underbrace{(K_1 \cdot K_0)}_{S} A \cdot \bar{B} \cdot I\end{aligned}$$

$$\begin{aligned}Q &= K_1 \cdot K_0 \\ B &= \overline{K_1 \cdot K_0} \\ \alpha &= K_1 \cdot K_0 \\ S &= K_1 \cdot K_0\end{aligned}$$

$\overline{\quad}$  = 1  $\Leftrightarrow$  PASS A  
 $\overline{\quad}$  = B  
 $\overline{\quad}$  = NAND  
 $\overline{\quad}$  = ADD

2/ Si ils sont tous nuls, ou plusieurs sont égaux à 1  $\Rightarrow X$

$$\begin{aligned}\bar{R} = & B \cdot \bar{B} + \alpha \cdot \bar{A} + \gamma \cdot A \cdot B + S \cdot \bar{A} \cdot \bar{B} \cdot I + S \cdot \bar{A} \cdot B \cdot I + S \cdot A \cdot B \cdot I \\ & + S \cdot A \cdot \bar{B} \cdot I\end{aligned}$$


On peut ensuite effectuer des mises en facteur pour minimiser le nombre de portes. On peut le faire avec  $\bar{A}$ ,  $\bar{B}$ ,  $A \cdot B$  et  $S$ . Cette dernière est plus efficace:

$$\bar{R} = \alpha \cdot \bar{A} + \beta \cdot \bar{B} + \gamma \cdot A \cdot B + S \cdot (\underbrace{\bar{A} \cdot \bar{B} \cdot I + \bar{A} \cdot B \cdot I + A \cdot \bar{B} \cdot I + A \cdot B \cdot I}_{A \cdot B \cdot I})$$

La complexité est alors de 27 par tranche.

$$R = 1 \Rightarrow \bar{R} = 0$$

On peut donc décrire ce système avec des interrupteurs:



$$R = 0 \Leftrightarrow \begin{cases} SW_N \text{ fermé} \\ SW_P \text{ ouvert} \end{cases}$$