



ÉTUDE D'UN COMPTEUR BINAIRE SYNCHRONÉ1. SPÉCIFICATION2. ANALYSE2.1. Décomposition en logique synchronisée (RTL)

Il s'agit d'un opérateur séquentiel (puisque la sortie dépend de l'historique des entrées)

\* synchrone (puisque les changements sont synchronisés par une horloge, front montante.)

Nous allons donc tenter de le réaliser avec une machine de Moore simplifiée, c'est à dire un automate dont la sortie est égale au numéro d'état. Le réseau logique de sortie est donc la fonction identité et est donc omis: sortie  $Q = S = \text{état}$ .


Nous montrons cette logique au niveau de détail ou appartenance logique synchronisée (par des bascules D),  
Registered Logic Level (RTL)



Toutes les entrées  $D, T$  (données et commandes)  
viennent sur le RLE<sup>h</sup> sous forme de 4 bits. qu'il faut spécifier :

2.2.2/

\* interface



(On note que l'entrée de commande  $T$  du CNT<sup>h</sup> est  
branchée sur l'entrée  $I$  du RLE<sup>h</sup> : les noms du RLE<sup>h</sup>  
peuvent être quelconques).

2.2.b/

\* comportement

Au coup d'horloge (front montant de  $R$  :  $R \uparrow$ )  
la bascule  $D$  acquiert l'état suivant  $\Delta$  et le  
mémoire sur sa sortie  $Q$


$$R \uparrow \Rightarrow Q \leftarrow \Delta$$

Or, la spécification du comportement indique que par ex.  
pour  $T=1$

$$T=1 \Rightarrow Q \leftarrow Q \# 1$$

En identifiant on voit donc que pour  $T=1$   
 $\Delta$  doit être égal à  $Q \# 1$ .

On déduit donc le comportement du RLE<sup>h</sup> à partir  
de celui du CNT<sup>h</sup>, en remplaçant  $Q \leftarrow \Delta$  par  $\Delta =$



règle spécification  
automate

règle de spécif.  
RLE

## 2.3. Structure en tranches

Nous allons donc le décomposer en tranches, comme pour l'additionneur :

Cas exemple :

$$\begin{array}{|c|} \hline I = 1 \\ \hline Q = 0101 \\ \hline \end{array}$$

reng  $I$  d'entrée = 1  
reng  $I_0$


reng	$I$	$Q$	$\Delta$
3	0	1	0
2	0	1	0
1	1	0	1
0	1	0	1

reng	$I$	$Q$	$\Delta$
3	0	1	0
2	0	1	0
1	1	0	1
0	1	0	1


$$\begin{array}{|c|} \hline I = 0 \\ \hline Q = 0101 \\ \hline \end{array}$$

On voit que l'on effectue en réalité l'opération en tranches naturellement, chaque tranche son rang  $n$  :

{  
 - le bit de somme  $\Delta_n$   
 - le bit de retenue de sortie  $Q_n$   
 - le bit de retenue d'entrée  $I_{n+1}$   
 de la tranche suivante  $n+1$



Du fait que chaque tranche est identique, elle est une instance d'un opérateur  $RLE'$  que nous devons maintenant spécifier.



## 2.4.2/ interface :

2.4b/ Comportement :

$$CS = Q \oplus I \quad (\# \text{ addition})$$

On va étudier toutes les valeurs possibles de I et Q :

#	I	Q	C	S
	0	0	0	0
	0	1	0	1
	1	0	1	0
	1	1	1	1

← retenue

On va établir les tables de vérité (= de Karnaugh (a)) pour C et pour S :

C	I	Q
0	0	1
0	0	0
1	0	1
0	1	0
1	1	0

correspond à la table de vérité du ET (AND) :

S	I	Q
0	0	1
0	0	0
1	0	1
0	1	0
1	1	0

correspond à la table du ou exclusif XOR  $\oplus$


2.5.

$$C = Q \cdot I \quad \text{①} \quad \text{②}$$


$$S = Q \oplus I = \overline{Q} \cdot I + Q \cdot \overline{I}$$

3. SYNTHÈSE


Avec des portes AND et XOR :



Pour bien comprendre, voici le compteur complet dans le détail, (avec ports et bascules D). La bascule D à 4 bits DFF<sup>0</sup> a été décomposée en tranches qui sont des bascules D à 1 bit.



On peut décomposer ce compteur en tranches complètes CNT<sup>1</sup> comportant la bascule D :



4. Mais comment garantir l'état du compteur au départ?  
Et comment repartir?

Il faudrait pouvoir l'initialiser, par exemple à zéro avec une commande de remise à zéro (Reset) R.


Ce serait bien aussi de pouvoir le recharger avec une valeur précise comme un registre avec une commande de chargement (Load) L, comme un registre.

Note pour l'enseignement:

(éviter d'en parler maintenant)

Notons que la bascule D est le XOR

formant une bascule T ("Toggle" Flip-Flop TFF)



$$\begin{cases} \overline{Q} & \text{qd } T=1 \\ Q & \text{qd } T=0 \end{cases}$$

qui a donc pour spécification:  $K \Rightarrow Q \leftarrow Q \oplus T$  soit:

$$K \uparrow \wedge T = 1 \Rightarrow Q \leftarrow \overline{Q} \quad (\text{c'est le nom "Toggle"})$$


(dans l'autre cas où  $T=0$ ,  $Q$  ne change pas).

C'est ce qui explique que de nombreux ouvrages mentionnent qu'un compteur est réalisé avec des bascules T.  
L'inconvénient est que:

\* d'un point de vue pédagogique, je préfère une méthode générale permettant de générer tout automate, donc en utilisant des bascules D, sans en apprendre d'autres.

\* Les circuits intégrés programmables incorporent pour cette raison des bascules D et non des bascules T (bien que certains ont des bascules configurables en D, L ou T, ou encore des XORs bouclées).


La bascule T étant un cas particulier de la bascule JK quand  $J=T$  et  $K=\overline{T}$ , certains ouvrages mentionnent aussi ce cas.

Spécification du JK :

Evénement	Action
$K \uparrow \wedge J = 0 \wedge K = 1 \Rightarrow Q \leftarrow 0$	
$K \uparrow \wedge J = 1 \wedge K = 0 \Rightarrow Q \leftarrow 1$	
$K \uparrow \wedge J = 1 \wedge K = 1 \Rightarrow Q \leftarrow \overline{Q}$	

$$\begin{aligned} K \uparrow \wedge J = 0 \wedge K = 1 &\Rightarrow Q \leftarrow 0 \\ K \uparrow \wedge J = 1 \wedge K = 0 &\Rightarrow Q \leftarrow 1 \\ K \uparrow \wedge J = 1 \wedge K = 1 &\Rightarrow Q \leftarrow \overline{Q} \end{aligned}$$

sous-entendu: pas de changement quand  $J=0 \wedge K=0$



## 1. SPEC. D'INTERFACE

### 2-ANALYSE

#### 2.1 DECOMPOSITION RTL


On va décomposer structurellement le comp. K<sub>arr</sub>.  
Il s'agit d'un opérateur séquentiel (puisque la sortie dépend de l'historique des entrées et non pas seulement de l'entrée à l'instant t).

\* synchrone (car les changements sont synchronisés avec le front montant de l'horloge ici).

de Moore

Nous allons donc tenter de le réaliser avec une machine simplifiée, c'est à dire un automate dont la sortie est égale au numéro d'état interne.


Le réseau logique de sortie est donc la fonction (calculée), il est donc omis, donc la sortie  $Q = Z$  état.



Les entrées D, R, L, T vont tous sur le Réseau Logique d'Etat qui calcule l'état suivant en fonction de l'état actuel  $Z = Q$ .

La boîte DFF est connue. En revanche, il faut spécifier RLE.

#### 2.2a Interface:



2.2.6 comportement

Au coup d'horloge (front montant de  $R$ :  $R \uparrow$ )  
la bascule D (Data Flip-Flop)  
acquiert l'état suivant  $Q$  et le mémorise sur sa sortie  $Q$ :

$$R \uparrow \Rightarrow Q \leftarrow \underline{Q}$$

Or, la spécification du comportement indique que  
pour  $R=0 \wedge L=1$ , on veut que:

$$R=0 \wedge L=1 \Rightarrow Q \leftarrow \underline{D}$$

par exemple

En identifiant, on voit donc que  
 $Q = D$  pour  $R=0 \wedge L=1$

l'on doit avoir

On en déduit le comportement du RLE à partir de celui  
du compteur complet CNT:

$$R=1 \Rightarrow Q = \underline{Q} \quad (1)$$

$$R=0 \wedge L=1 \Rightarrow Q = \underline{D} \quad (2)$$

$$R=0 \wedge L=0 \wedge I=1 \Rightarrow Q = \underline{Q} \# 1 \quad (3) **$$

$$\text{autres cas: } \Rightarrow Q = \underline{Q} \quad (4) * (\text{sous-entendu})$$

\* Le seul autre cas est ici:  $R=0 \wedge L=0 \wedge I=0$ ;

On veut alors (mais c'est sous-entendu) que  
 $Q$  ne change pas, même au coup d'horloge, ce qui  
signifie alors:

$$R=0 \wedge L=0 \wedge I=0 \Rightarrow Q \leftarrow \underline{Q}$$

et donc  $Q$  doit être égal à  $Q$ . Donc (4) devient:

$$R=0 \wedge L=0 \wedge I=0 \Rightarrow Q = \underline{Q} \quad (5)$$

\*\* Notons aussi l'astuce habituelle pour  $R=0$  et  $L=0$ , on  
a finalement pour (3) et (5)

$$R=0 \wedge L=0 \wedge \begin{cases} I=0 \\ I=1 \end{cases} \Rightarrow \begin{cases} Q = \underline{Q} = \underline{Q} \# 1 \\ Q = \underline{Q} = \underline{Q} \# 1 \end{cases} \quad (3) \quad (5)$$

On peut donc poser que pour  $R=0$  et  $L=0$ :  $Q = \underline{Q} \# I$  (6)

↑

Inven.



On a donc finalement :

$$\begin{cases} R=1 \Rightarrow D = \emptyset & (1) \\ R=0 \wedge L=1 \Rightarrow A = D & (2) \\ R=0 \wedge L=0 \Rightarrow A = Q \# I & (6) \end{cases}$$

On peut représenter

tableau comme habituellement :  
(Valeurs de  $Q$  pour chaque valeur de  $RL$ )

$RL$	$Q$
00	$Q \# I$
01	$D$
11	$\emptyset$
10	$\emptyset$

(6)

(2)


(1)

2.3.

### Décomposition en tranches du RLE

Le RLE ressemble à une petite ALU que nous allons décomposer en tranches, chaque tranche fournilisant un bit de sortie  $A_n$ .

Du fait que  $A = Q \# I$  pour  $RL = 00$ , il faudrait penser à faire propager les retenues, en s'inspirant d'un additionneur pour lequel  $S = A \# B \# I$ . (ici  $B = \emptyset$  et  $A = Q$ )




On a donc du

$RLE'_0, RLE'_1, RLE'_2, RLE'_3$  d'un module de  $RLE$  à 1 bit  $RLE^1$  (on l'a donc instancié 4 fois). Le schéma synoptique indique comment par exemple l'entrée D de  $RLE'_2$  est connectée à l'entrée D<sub>2</sub> du  $RLE^1$ .

Il faut donc spécifier ce nouvel opérateur  $RLE^1$ :

2.4a interface:



2.4b Comportement:

On définit le comportement du  $RLE^1$  le comportement de  $RLE^1$ .

En particulier, pour  $RL=00$ , on voit que

$$CS = Q \# I.$$

— Effectuons cette addition pour toutes les valeurs de Q et I:

$$\begin{array}{r} I \quad 0 \\ Q \quad \# \quad 0 \\ CS \quad 00 \end{array}$$

$$\begin{array}{r} 0 \quad 0 \\ \# \quad 1 \quad 0 \\ 01 \end{array}$$

$$\begin{array}{r} 1 \quad 1 \\ \# \quad 0 \quad 1 \\ 10 \end{array}$$

↑ retenue

on voit que:

S:

I \ Q	0	1
0	0	0
1	0	1

c'est la  
table de vérité du XOR

$$\Rightarrow S = Q \oplus I$$

C

I \ Q	0	1
0	0	0
1	0	1

c'est la  
table de vérité du AND

$$\Rightarrow S = Q \cdot I$$

— On peut aussi le déduire de l'expression algébrique d'un additonneur complet:  $C \cdot S = A \# B \# I$

On sait que chaque tranche est telle que:

$$\begin{cases} S = A \oplus B \oplus I \\ C = A \cdot B + A \cdot I + B \cdot I \end{cases}$$

On veut que  $Q = Q \# I$

En identifiant :

RLE' ADD'

$$A = S$$

$$A = Q$$

$$B = Q$$

$$I = I$$

On déduit:

$$\begin{cases} A = Q \oplus Q \oplus I = Q \oplus I \\ C = Q \cdot Q + Q \cdot I + Q \cdot I = Q \cdot I \end{cases}$$

On a donc le tableau:

RL	<u>C</u>	A
00	$Q \cdot I$	<u><math>Q \oplus I</math></u>
<u>01</u>	—	D
11	—	0
10	—	0

valeur de commande

expression algébrique

chaque case indique la valeur de la sortie de la colonne par une expression algébrique pour la valeur de commande de la ligne.

2.5 Polynômes booléens réduits des sorties du RLE'  
C: pour RL  $\neq 00$ , C ne sert à rien et peut donc prendre n'importe quelle valeur.

Or le plus simple est de toujours avoir  $Q \cdot I$ .

$$\text{Donc: } C = Q \cdot I \quad \forall RL \in B^2$$

D:

— Pour A, on va remplir la table de Karnaugh, on s'aidant de la table de comportement ou directement à partir des équations  $CS = Q \# I$ .

Une table de Karnaugh est aussi une spécification de comportement.


# Table de Karnaugh de D:

QRI	000	001	010	011	110	111	101	100
RL								
00	0	0	1	0	0	0	1	0
01	0	0	0	0	0	1	1	0
11	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0

Pour le minterme ①, on note que  $\text{dist}(001, 101) = 1$  et que donc ces cases doivent être considérées contiguës (Le tableau est replié autour de la médiane verticale)

De cette table il vient:

$$D = \underbrace{\bar{R} \cdot \bar{L} \cdot \bar{Q} \cdot I}_{①} + \underbrace{\bar{R} \cdot \bar{L} \cdot Q \cdot \bar{I}}_{②} + \underbrace{\bar{R} \cdot L \cdot D}_{③}$$



Il y a un risque d'olés pour les transitions RL DQI

0110 et 0101

(Flèches sur la table)

mais c'est sans importance puisque la machine est synchrone (on attend que D soit stabilisé avant d'envoyer le coup d'horloge).

— On peut aussi utiliser une méthode algébrique à partir du tableau de comportement, mais cette méthode ne permet pas toujours une bonne réduction:

pour  $RL = 00$ , le résultat est  $Q \oplus I$   
 $\underline{01}$ , pour les autres cas on a  $\emptyset$ .

$$\text{Donc: } D = \bar{R} \cdot \bar{L} \cdot (Q \oplus I) + \bar{R} \cdot L \cdot D$$

on voit bien que pour


et les autres mintermes  $\emptyset$ . Alors,  $D = 1 \cdot (Q \oplus I) = Q \oplus I$   
 Pour  $RL = 01$ ,  $D = 1 \cdot D = D$ .

On peut développer  $Q \oplus I = Q \cdot \bar{I} + Q \cdot I$

$$\Rightarrow D = \bar{R} \cdot \bar{L} \cdot (Q \cdot \bar{I} + Q \cdot I) + \bar{R} \cdot L \cdot D$$

$$= \bar{R} \cdot \bar{L} \cdot \bar{Q} \cdot I + \bar{R} \cdot \bar{L} \cdot Q \cdot \bar{I} + \bar{R} \cdot L \cdot D$$

### 3.1 Synthèse avec un réservoir logique ordonné de NOT, AND, OR :



### 3.2 Synthèse avec NANDs

On peut évidemment faire une synthèse avec des NANDs en remplaçant les AND et OR par des NANDs.

En effet :

$$\begin{aligned}
 D &= \bar{R} \cdot \bar{L} \cdot \bar{Q} \cdot I + \bar{R} \cdot \bar{L} \cdot Q \cdot \bar{I} + \bar{R} \cdot L \cdot D \\
 &= \bar{R} \cdot \bar{L} \cdot \bar{Q} \cdot I \cdot \bar{R} \cdot \bar{L} \cdot Q \cdot \bar{I} \cdot \bar{R} \cdot L \cdot D \\
 &= (\bar{R} \cdot \bar{L} \cdot \bar{Q} \cdot I) \uparrow (\bar{R} \cdot \bar{L} \cdot Q \cdot \bar{I}) \uparrow (\bar{R} \cdot L \cdot D)
 \end{aligned}$$

### 3.3 Synthèse avec NORs

Avec des NORs, il faudrait partir de

$$\bar{D} = \text{polynôme}(R, L, I, Q, D)$$

PL	000	001	011	010	110	111	101	100
00	0	0	1	0	1	0	1	0
01	0	0	0	0	1	1	1	1
11	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0

$$\begin{aligned}
 & \textcircled{1} R + \textcircled{2} \overline{L \cdot D} + \textcircled{3} \overline{L \cdot Q \cdot I} + \textcircled{4} \overline{L \cdot Q \cdot \overline{I}} \\
 & = R + \overline{L \cdot D} + \overline{L \cdot Q \cdot I} + \overline{L \cdot Q \cdot \overline{I}} \\
 & = R + \overline{L + D} + \overline{L + Q + \overline{I}} + \overline{L + Q + I} \\
 & = R + (\overline{L + D}) + (\overline{L + Q + \overline{I}}) + (\overline{L + Q + I})
 \end{aligned}$$

$\downarrow$  = symbole de Shaeffer du NOR  
(utilisé en Logique formelle, comme 'ou'  $\neq$  V)

$\uparrow$  = symbole de Shaeffer du NAND  
(comme 'et' binaire  $\neq$  avec  $\overline{a \uparrow b} = a \wedge b$ )