


ÉTUDE D'UN COMPTEUR BINNAIRE SYNCHRONE1. SPÉCS D'INTERFACE:2. ANALYSE2.1. Décomposition en logique synchronisée (RTL)

T1 s'agit d'un opérateur séquentiel (puisque la sortie dépend de l'historique des entrées)

* synchronisé (puisque les changements sont synchronisés par une horloge, front montant ou bascule.)

Nous allons donc tener de le réaliser avec une machine de Moore simplifiée, c'est à dire un automate dont la sortie est égale au numéro d'état. Le réseau logique de sortie est donc la fonction identité et est donc donné comme sortie $Q = S = \text{état}$.


Nous montrons donc logique au niveau de détail des représentations synchronisées (par des boîtes les D), Registers Logique Level (RTL)



rebouclage

de l'état

sur le RLE




Toutes les entrées RLE¹ (donc les entrées et sorties) sont issues de la table qui suit spécification.

Q : mémoire sur sortie Q

2.2.3/

* interface




(On note que l'entrée de commande T du CNT² est branchée sur l'entrée T du RLE⁴: les noms du RLE peuvent être quelconques)

2.2.3/b/ comportement

À chaque coup d'horloge (équivalant à $k+1$) le bras de l'élevageur fait une sortie Q dans la mémoire sur sortie Q


$k \uparrow$



Or, la spécification pour $T=1$ indique que pour ex. $Q \rightarrow Q-1$

$T=1 \Rightarrow Q \rightarrow Q\#$


En identifiant on voit donc que pour $T=1$, Q doit être égal à $Q\#$. On déduit donc le comportement du RLE⁴ à partir de celui du CNT⁴ en remplaçant $Q \rightarrow Q\#$ par $Q =$



2.3.

Structure coutureuses


Nous allons donc le décomposer en branches, colonne pour l'additionneur:



On voit que l'on effectue en réalité l'opération en branches, naturellement, chaque branche ayant :


- le bit de somme S_n
- le bit de retenue de sortie. On peut :
 - le bit de retenue d'entree T_0
 - le bit de retenue suivante T_{n+1} de rang n

Il fait que l'on effectue en réalité l'opération en branches, naturellement, chaque branche ayant :



Doit faire que chaque branche est identique, elle est une instance d'un opérateur RE², que nous devons maintenant spécifier.

2.4. 3/ interface :



2.4 b) Comportement:

$$CS = Q \# T \quad (\# \text{ addition})$$

On va éludier toutes les valeurs possibles de T et Q :

#	T	0	$\#$	0	$\#$	1	$\#$	1
	Q	0	$\#$	0	$\#$	1	$\#$	1
C	S	0	0	1	0	1	0	1

On va établir les tables de vérité (= de Karnaugh) pour c et pour s :

c

#	Q	0	-
	T	0	0
C	S	0	0

correspond à
le bloc de
vérité du
ET
(AND).

#	Q	0	1
	T	0	0
C	S	0	1
A		0	0

correspond
à l'opérateur
ou exclusif
ou XOR \oplus


2.5.

$$c = Q \cdot T \quad \textcircled{1}$$

$$s = Q \oplus T = \overline{Q \cdot T} + Q \cdot \overline{T} \quad \textcircled{2}$$


3. SYNTHÈSE

Avec des portes AND et XOR:




Pour bien comprendre, voici le comportement complet d'un $D \rightarrow 4$ bits DFF¹, et de comment ça marche aux sorties des bannes $D = 4$ bit.

Le buscale $D = 4$ bits DFF¹ est décomposé en branches complètes $D = 1$ bit.



On peut décomposer ce complexe en branches complètes de $D = 1$ bit :




4. Mais comment gérer l'effet du compteur au départ ?

Ex : Comment repartir ? Il faut pouvoir initialiser par exemple à zéro avec une commande de remise à zéro (Reset) R.

Ce serait bien aussi de pouvoir le recharger avec une valeur précise comme un tensio avec une commande de chargement (Load) L, comme une registre.

Note pour l'enseignement : Éviter d'en parler tout simplement

Nousons que la bascule D est le XOR formant une bascule T ("Toggle" ou "Flip-Flop TFF")



$$\begin{cases} \overline{Q} \oplus T = 1 \\ Q \oplus T = 0 \end{cases}$$

qui à donc pour spécification : $K \oplus Q \rightarrow Q \oplus T$ soit :

$$K \uparrow \wedge T = 1 \Rightarrow Q \rightarrow \overline{Q} \text{ (soit "Toggle")}$$


et dans l'équation cas où $T=0$, Q ne change pas.

C'est ce qui explique que de nombreux auteurs mentionnent qu'un compteur est obtenu via des bascules T. L'illustration est la suivante :

- * d'un point de vue pratique, je préfère une méthode générale permettant de générer tout automate, donc en utilisant des bascules D, sous un état initial et une liste d'états acceptants.

- * les circuits intégrés programmables incorporent pour cette raison des bascules D et non des bascules T (bien que certains ont des bascules T, comme les figurent en D, L ou T, ou encore des XOR, biquilles)

La bascule T étant un cas particulier de la bascule JK quand $J=T$ et $K=\overline{T}$, certains auteurs mentionnent aussi ce cas.



Événement Action

$$\begin{cases} K \oplus J = 0 \wedge K = 1 \Rightarrow Q \rightarrow 0 \\ K \oplus J = 1 \wedge K = 0 \Rightarrow Q \rightarrow 1 \\ K \oplus J = 1 \wedge K = 1 \Rightarrow Q \rightarrow Q \\ K \oplus J = 0 \wedge K = 0 \Rightarrow Q \rightarrow Q \end{cases}$$

sous-entendu : pas de changement quand $J=0 \wedge K=0$


ÉTUDE D'UN COMPTEUR
RECHARGEABLE EFFASABLE

1. SPEC. D'INTERFACE.
2. ANALYSE
2.1 Décomposition RTL

On va décomposer schématiquement le compteur.
Il est basé sur un opérateur séquentiel (puisque la sortie dépend de l'historique des entrées).
Le principe de fonctionnement de ce type de machine de Moore est simple : c'est à dire qu'au instant t, la sortie logique de sortie est égale au numéro d'état logique de l'état initial, donc, la sortie $Q = S$ est :


* synchronise (car les changements sont synchronisés avec le front montant de l'horloge (\bar{S}))

Nous allons donc tenir de le réaliser avec une machine synchronise dont la sortie est égale au numéro d'état logique de sortie de son état précédent. Il est donc aussi, dans le cas où $S = Q$.



Les entrées D permettent donc sur le réseau logique d'ENT que l'état initial $S = Q$.


La brique DFF est connue en revanche, il faut spécifier PLE :



2.2.3 Interface:

2.2.6 comportement

Au coup d'horloge (front montant de $I_1 = 1$)
le bascule le D (Data, Flip-Flop)
équivaut à $Q = R \wedge I = 1$ et la mémoire sur Q équivaut à



par exemple

indique que

$R=0, I=1$ spécification du comportement
pour $R=0, I=1$, on voit que :

$$R=0 \wedge I=1 \Leftrightarrow Q \rightarrow \textcircled{D}$$

On voit donc que pour $R=0, I=1$:

on va avoir $R=0 \wedge I=1 \Rightarrow Q = 1$

et pour $R=0, I=1 \Rightarrow Q = 1$

on va avoir $R=0 \wedge I=1 \Leftrightarrow Q \rightarrow \textcircled{D}$

$$R=0 \wedge I=1 \Leftrightarrow \textcircled{D} = D \quad (1)$$

$$R=0 \wedge I=1 \Leftrightarrow \textcircled{D} = D \quad (2)$$

$$R=0 \wedge I=1 \Leftrightarrow \textcircled{D} = D \quad (3) *$$

* Le seul autre cas est si $I = 0 \wedge R = 0 \wedge L = 0$:

On veut alors trouver CNT qui vérifie $R=0 \wedge I=0 \wedge L=0 \Rightarrow Q = 0$.
On charge $Q = 0$, mais lorsque nous sortons de l'horloge, ce qui signifie $I = 1$, alors :

$$R=0 \wedge I=0 \wedge L=0 \Rightarrow Q = 0 \quad (4)$$

et donc Q doit être égal à Q . Donc (4) devient :

$$R=0 \wedge I=0 \wedge L=0 \Rightarrow Q = 0 \quad (5)$$

$$\begin{aligned} & R=0 \wedge I=0 \wedge L=0 \Rightarrow Q = 0 \quad (3) \\ & \text{Notons aussi l'aide de } (3) \text{ et } (5) \\ & \text{à finir avec pour } (3) \text{ et } (5) \\ & \text{et } R=0 \wedge I=0 \wedge L=0 \Rightarrow Q = 0 \quad (6) \end{aligned}$$

On peut donc poser que pour $R=0 \wedge I=0 \wedge L=0 : Q = 0 \neq I$ (6)

1

Tracé.

On a donc l'ensemble:

$$\begin{cases} R=1 \Leftrightarrow Q = \emptyset & (1) \\ R=0 \wedge L=1 \Leftrightarrow 2 = \emptyset & (2) \\ R=0 \wedge L=0 \Leftrightarrow 3 = Q * I & (3) \end{cases}$$

On peut recopier l'ensemble de 2 pour chaque valeur de R(L)

R(L)	2
00	$\emptyset * I$
01	Q
11	Q
10	\emptyset


(G) (2) (1)

2.3.

Décomposition en branches du RLE

Le RLE ressemble à une petite ALU que nous allons décomposer en branches, chaque branche fournit un bit de sortie D_n .

On sait que $2 = Q * I$ pour $R(L) = 00$, il faut alors penser à faire pour chaque I et Q une ALU pour laquelle $S = I * Q$ (ici $B = \emptyset$ et $A = Q$)




On a donc des

DLE₀, DLE₁, DLE₂, DLE₃ d'un module de RLE à 1 bit.
 On a donc insigne q (q₀). Le schéma synopique indique comment connecter 3 sorties D₂ du RLE₄ à l'entrée C de RLE₁.

T1. Soit donc spécifier ce nouvel ordre sur RLE₁:

2.4.2. Interface:



2.4.3 Comportement:

On admet des comportements facile le comportement des RLE_i.

En particulier, pour RLE = 000, on voit que

$$CS = Q \neq I.$$

- Effectuons cette addition pour toutes les valeurs de sorti T:

$$\begin{array}{c|ccccc}
 & I & 0 & 0 & 1 & - \\
 & Q & # & 0 & 0 & 1 \\
 CS & 00 & & 01 & 0 & 0 \\
 \hline
 S & 0 & 1 & 0 & 1 & 0
 \end{array}$$

on voit que : $S = Q \oplus I$

C'est la table de vérité du XOR

I	0	0	1	-
Q	#	0	0	1
CS	00	01	0	0

I	0	0	1	-
Q	0	1	0	0
CS	1	0	1	0

c'est la table de vérité du AND

$$\Rightarrow S = Q \cdot I$$

- On peut aussi le déduire de l'expression algébrique d'un additif borné sur complexe : $C \cdot S = A * B + T$
- on sait que chaque tranche est telle que :

$$\begin{cases} S = A \oplus B \oplus T \\ C = A \cdot B + A \cdot T + B \cdot T \end{cases}$$

On veut que $S = Q \# T$

En identifiant :

RLE ADD!

$$\begin{array}{l} D = S \\ A = Q \\ B = O \\ T = T \end{array}$$

on obtient :

$$\begin{cases} D = Q \oplus P \oplus T = Q \oplus T \\ C = Q \cdot P + Q \cdot T + O \cdot T = Q \cdot T \end{cases}$$

On a donc le tableau :

R L	C	
0 0	Q · T	(Q ⊕ T)
0 1	-	P
1 1	-	O
1 0	-	O

valeur de
variable
commune

expression algébrique

chaque case indique la valeur de la sortie de la colonne par une expression algébrique pour la valeur de commutande de la ligne.

2.5 Polynômes booléens retournés dans sorties du RLE pour $RL + Q \cdot T$. C ne sont pas sign et pour dans prendre en compte quelle valeur.

On le plus simple est de toujours avoir Q.T.

$$\text{Donc: } C = Q \cdot T \vee RL \cdot B^2$$

Si:

— Pour T , on va remplir la table de Karnaugh, on sait donc de la table de Karnaugh qu'on directement à partir des tabulations $C = Q \# T$. Une table de Karnaugh est aussi une spécification de comportement.

$$D = \overline{R} \cdot \overline{I} + \overline{Q} \cdot \overline{I} + \overline{R} \cdot D$$

$$\overline{R} \cdot I \cdot D$$

$$\overline{Q} \cdot I \cdot D$$

On peut décomposer $Q \otimes I = \overline{Q} \cdot \overline{I} + Q \cdot \overline{I}$



$$D = \overline{R} \cdot \overline{I} \cdot \overline{Q} \cdot \overline{I} + \overline{Q} \cdot \overline{I} \cdot D$$

Pour $R_1 = 0$, $I = 0$, $D = 0$, alors, $R_1 = 0$. Alors, $R_1 = 0$, $R_1 \cdot I = 0$, $R_1 \cdot D = 0$.

On voit bien que pour $R_1 = 0$, $I = 0$, $D = 0$, alors, $R_1 = 0$.

$$\text{Donc : } D = \overline{R} \cdot \overline{I} \cdot (Q \otimes I) + \overline{R} \cdot I \cdot D$$

pour les autres cas on a :

$$\text{pour } R_1 = 0, \text{ le résultat est } Q \otimes I$$

pour $R_1 = 0$, le résultat est $Q \otimes I$ mais comme R_1 est égal à 0, on projette R_1 sur Q pour ne laisser que Q , mais cela n'a pas d'importance car R_1 est égal à 0.

On peut aussi utiliser une méthode simplifiée qui fonctionne tout aussi bien.

On peut alors utiliser une autre méthode qui fonctionne tout aussi bien mais sans être si compliquée et sans donner de résultats différents.


$$(Fiches sur hcf16)$$

Il y a un autre moyen pour la transmission de la DOT

$$D = \underbrace{\overline{R} \cdot \overline{I} \cdot \overline{Q} \cdot \overline{I}}_{\text{De cette table il résulte :}} + \underbrace{\overline{R} \cdot \overline{I} \cdot \overline{Q} \cdot D}_{\text{(le tableau est simple, sauf pour la transmission de la DOT dans le deuxième octet)}} + \underbrace{\overline{R} \cdot I \cdot \overline{Q} \cdot D}_{\text{(on note que dans }} (00, 10) \text{ et } (10, 00) \text{ dans le deuxième octet}}$$

000	000	000	000	000	000	000	000
111	000	000	000	000	000	000	000
010	000	000	000	000	000	000	000
101	000	000	000	000	000	000	000
000	111	000	000	000	000	000	000

3.1 Synthèse avec un réseau logique ordonné de NOT, AND, OR :



3.2 Synthèse avec NANDs

On peut également faire une synthèse avec des NANDs ou remplacer les AND et OR par des NANDs.

En effet :

$$\begin{aligned}
 \bar{D} &= \overline{R \cdot L} = \overline{R} \cdot \overline{L} + \overline{R} \cdot \overline{L} \cdot \overline{Q} \cdot \overline{I} + \overline{R} \cdot \overline{L} \cdot D = \\
 &= \overline{R} \cdot \overline{L} \cdot \overline{Q} \cdot \overline{I} \cdot \overline{R} \cdot \overline{L} \cdot \overline{Q} \cdot \overline{I} \cdot \overline{R} \cdot \overline{L} \cdot D = \\
 &= (\overline{R} \cdot \overline{L} \cdot \overline{Q} \cdot \overline{I}) \uparrow (\overline{R} \cdot \overline{L} \cdot \overline{Q} \cdot \overline{I}) \uparrow (\overline{R} \cdot \overline{L} \cdot D)
 \end{aligned}$$

3.3 Synthèse avec NORs

Avec des NORs, il faudrait partir de

$$\overline{D} = \text{polynôme}(R, L, I, Q, D)$$

DAT	000	001	010	011	100	101	110	111
R	0	0	1	1	1	0	0	0
S	0	0	0	0	0	0	1	1
T	1	1	0	0	0	0	0	0
Q	0	0	0	0	0	0	0	0

$$\begin{aligned}
 R &= R + L \cdot D + L \cdot S + L \cdot T \\
 R &= R + L \cdot D + L \cdot S + L \cdot T + Q + T \\
 R &= R + (L + D) \vee (L + S) \vee (L + T) \vee (Q \vee T) \\
 R &= R + (L + D) \vee (L + S) \vee (L + T) \vee (Q \vee T)
 \end{aligned}$$

\rightarrow = symbole de Shreffer du NOR
 (utilisé en Logique Formelle) comme $(\neg v' \vee v)$
 \rightarrow = symbole de SH de ger du NAND
 comme " $\neg v'$ " boud... avec " $\neg v'$ " = v